RISC архитектура вычислительных ядер

Основным недостатком процессоров, выполненных по CISC архитектуре, является большое число возможных путей пересылки данных, что приводит к усложнению операций, использование различных методов адресации. Все микрооперации в CISC процессорах имеют различный формат, разное количество операндов, а так же различное время на выполнение различных инструкций.

Анализ набора инструкций процессоров, выполненных по CISC архитектуре, показал, что наиболее используемые в программах (до 80%) инструкции процессора составляют всего 20% от всех команд CISC процессора, в то время как 80% команд малоиспользуемые.

Для решения проблем, присущих CISC архитектуре, была разработана новая RISC архитектура. Ядро вычислителя, выполненного по RISC архитектуре, содержит набор наиболее часто используемых микроопераций, за счет чего на кристалле вычислителя стало возможным размещение большего числа регистров общего назначения.

Основными преимуществами RISC архитектуры является наличие следующих свойств:

• Большое число регистров общего назначения.
• Универсальный формат всех инструкций.
• Равное время выполнения всех инструкций.
• Практически все операции пересылки данных осуществляются по маршруту регистр – регистр.

Данные особенности позволяют обрабатывать поток командных инструкций по конвейерному принципу, т.е. выполняется синхронизация аппаратных частей с учетом последовательной передачи управления от одного аппаратного блока к другому.

Аппаратные блоки, выделяемые в RISC архитектуре:

• Блок загрузки инструкций включает в себя следующие составные части: блок выборки инструкций из памяти инструкций, регистр инструкций, куда помещается инструкция после ее выборки и блок декодирования инструкций. Эта ступень называется ступенью выборки инструкций.
• Регистры общего назначения совместно с блоками управления регистрами образуют вторую ступень конвейера, отвечающую за чтение операндов инструкций. Операнды могут храниться в самой инструкции или в одном из регистров общего назначения. Эта ступень называется ступенью выборки операндов.
• Арифметико-логическое устройство вместе с логикой управления, которая, исходя из содержимого регистра инструкций, определяет тип выполняемой микрооперации. Источником данных помимо регистра инструкций может быть счетчик команд, при выполнении микроопераций условного или безусловного перехода. Данная ступень называется исполнительной ступенью конвейера.
• Набор, состоящий из регистров общего назначения, логики записи и иногда из RAM образуют ступень сохранения данных. На этой ступени результат выполнения инструкций записываются в регистры общего назначения или в основную память.

Особенности RISC архитектуры микроконтроллеров. Архитектура и программирование микроконтроллеров pic16f84.